

bok25

**基
础**

班、计算机组成原理



总线




总线

基本概念

- 总线是连接多个部件的信息传输线，是各部件共享的传输介质
- 当多个部件与总线相连时，如果出现两个/两个以上的部件同时向总线发送信息，势必导致信号冲突，传输无效，因此在某一时刻内，只允许一个部件向总线发送信息，而多个部件可以同时从总线接受相同的信息
- 总线并不是一根线，而是由许多传输线或通路组成



总线






总线的分类

片内总线


- 指CPU内部的总线
- CPU芯片内部的部件都由片内总线相连接





总线的分类

- CPU内部的总线
- CPU芯片内部的部件都由片内总线相连接





总线的分类

片内总线


系统总线

指CPU、主存、IO设备各大部件之间的信息传输线，分为三类

数据总线：用来传输各功能部件之间的数据信息，它是**双向**传输总线，其位数与机器字长、存储字长有关

地址总线：用来指出数据总线上的数据在主存单元的地址或IO设备的地址，地址总线上的代码用来指明CPU欲访问的存储单元或IO端口的地址，由CPU输出，**单向传输**。地址线的位数与存储单元的个数有关，若地址线为m根，对应的存储单元个数为 2^m

控制总线：用来发出各种控制信号。**对于控制总线总体来说，它是双向的**





总线的分类


片内总线 系统总线

通信总线

用于计算机系统之间或计算机系统与其他系统之间的通信



总线






总线的分类

单总线结构

- CPU、主存、IO设备都挂在一组总线上，允许IO设备之间、IO设备与CPU之间、IO设备与主存之间直接交换信息
- 不允许两个以上的部件在同一时刻向总线传输信息






总线的分类

单总线结构

双总线结构

- 将速度较低的IO设备从单总线上分离出来，形成主存总线与IO总线分离的结构
- 通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，使其对IO设备具有统一管理的功能






总线的分类

单总线结构

双总线结构

- 将速度较低的IO设备从单总线上分离出来，形成主存总线与IO总线分离的结构
- 通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，使其对IO设备具有统一管理的功能






总线的分类

单总线结构 双总线结构

三总线结构

- 主存总线用于CPU与主存之间的传输，IO总线供CPU与各类IO设备之间传递信息，DMA总线用于高速IO设备与主存之间交换信息
- 主存总线和DMA总线不能同时对主存进行存取，IO总线只有在CPU执行IO指令时才能用到





总线的性能指标

总线宽度：通常指总线数据的宽度

总线带宽：可理解为总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量

总线工作频率：总线上各种操作的频率，为总线周期的倒数。实际上指1秒内传送几次数据。若总线周期 = N 个时钟周期，则总线的工作频率 = 时钟频率/ N ；此外，若一个时钟周期可以传送 K 次数据，则总线工作频率是总线时钟频率的 K 倍。

总线传输周期：指一次总线操作所需的时间，包括申请阶段、寻址阶段、传输阶段和结束阶段。总线传输周期通常由若干总线时钟周期构成

时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线

总线复用：一条信号线上分时传送两种信号

信号线数：地址总线、数据总线、控制总线三种总线数的总和

总线控制方式：包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式等

其他指标：如负载能力、电源电压、总线宽度能否扩展等



小试牛刀

假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是？

总线带宽指单位时间内总线上最多可传输数据的位数，一般用单位B/s

2个时钟周期传送4B，而一个时钟周期为 $1/10\text{MHz}=0.1\mu\text{s}$

故总线带宽 $=4\text{B}/(2\times 0.1\mu\text{s})=20\text{MB/s}$



小试牛刀

QPI总线是一种点对点全双工同步串行总线，总线上的设备可同时接收和发送信息，每个方向可同时传输20位信息（16位数据+4位校验位），每个QPI数据包有80位信息，分2个时钟周期传送，每个时钟周期传送2次，因此，QPI总线带宽为：每秒传送次数 $\times 2B \times 2$ 。若QPI时钟频率为2.4GHz，则总线带宽为？

其实就是求每秒传送多少次

每个时钟周期传送2次，所以每秒传送 $2.4G \times 2$ 次

总线带宽 $= 2.4G \times 2 \times 2B \times 2 = 19.2GB/s$



总线事务

指请求总线到完成总线使用的操作序列，是一个总线周期中发生的一系列活动

- 请求阶段：主设备发出总线传输请求并获得总线控制权
- 仲裁阶段：总线仲裁机构决定将下一个传输周期的总线使用权赋予某个申请者
- 寻址阶段：主设备通过总线给出要访问到从设备地址以及有关命令，启动从模块
- 传输阶段：主模块和从模块进行数据交换，可单向/双向进行数据传送
- 释放阶段：主模块的有关信息均从系统总线上撤出，让出总线使用权



总线事务

指请求总线到完成总线使用的操作序列，是一个总线周期中发生的一系列活动

突发（猝发）传送方式：能进行连续成组数据的传送，其寻址阶段发送的是连续数据单元的**首地址**，在传输阶段传送多个连续单元的数据，**每个时钟周期可传送一个字长的信息**，但不释放总线，直到一组数据全部传送完成后再释放总线

不支持突发

送地址

准备数据

发送数据

送地址

准备数据

发送数据

支持突发

送起始地址

准备数据

发送数据

准备数据

发送数据


准备数据

发送数据




总线传输周期 r

完成一次数据传输所需的时间，包括地址传递、数据读写等所需的全部时间




如果不采用交叉编址，仅对一个存储体的一个单元进行读写
根据总线传输周期的定义，此时 $T=r$



以 $m=4$ 为例

轮流启动: $r=T/m$






总线传输周期 r


完成一次数据传输所需的时间，包括地址传递、数据读写等所需的全部时间

以 $m=4$ 为例

同时启动： $r=T$



同时启动类似于位扩展，仅仅将一次可访问的字长增加但未实现并行，因此完成一次数据传输仍然需要等待一个存储周期，故 $T=r$





同步定时方式

同步定时总线使用一个统一的时钟信号来协调数据传输。在同步定时中，所有的操作（如数据、地址的发送和接收）都与这个时钟信号的边沿（通常是上升沿或下降沿）同步进行。这意味着数据传输的开始、执行和结束都严格按照时钟周期进行，所有设备必须在规定的时钟周期内完成它们的操作



异步定时方式

没有统一的时钟和固定的时间间隔，完全依靠传送双方相互制约的握手信号实现定时控制
可分为以下几类

不互锁方式

- 主设备发出请求信号后，不必等接到从设备的回答信号，而是经过一段时间就撤销请求信号
- 从设备在接到请求信号后，发出回答信号，并经过一段时间后自动撤销回答信号

半互锁方式

- 主设备发出请求信号后，必须在接到从设备的回答信号后才撤销请求信号
- 从设备在接到请求信号后，发出回答信号，不必等待获知主设备的请求信号已经撤销，而是隔一段时间后自动撤销回答信号

全互锁方式

- 主设备发出请求信号后，必须在从设备回答后才撤销请求信号
- 从设备发出回答信号后，必须在获知主设备请求信号已撤销后，再撤销其回答信号

你撤回了一条消息 重新编辑